模數(shù)轉(zhuǎn)換器(ADC)，是現(xiàn)實(shí)世界模擬信號與能被MCU處理與存儲的數(shù)字信號之間的橋梁，是電子技術(shù)發(fā)展的不可或缺的組成部分，在不同的環(huán)境下需使用不同的結(jié)構(gòu)類型的ADC，以使功耗、速率、分辨率、芯片面積等實(shí)現(xiàn)最優(yōu)化。表1對比了幾種常見結(jié)構(gòu)ADC的速度、分辨率和功耗情況以及各自的應(yīng)用領(lǐng)域。

　　表1 常見ADC的結(jié)構(gòu)與特點(diǎn)

　　其中，流水線型模數(shù)轉(zhuǎn)換器能在較低的功耗和較小的面積下實(shí)現(xiàn)較高的速度、較高分辨精度，同時便于系統(tǒng)集成。流水線模數(shù)轉(zhuǎn)換器的轉(zhuǎn)換速率可以達(dá)到200MSPs以上，分辨率可以達(dá)到14bit，在視頻領(lǐng)域應(yīng)用非常廣泛。

什么是流水線ADC?

　　流水線ADC，英文釋義為pipeline ADC，就是利用流水線信號處理的思路發(fā)展起來的，流水線是快速大量處理某項任務(wù)的一種方法，當(dāng)采用流水線的概念流程完成一項任務(wù)時，該任務(wù)被分成若干個步驟，每一步驟需要大約相等的時間來執(zhí)行，每一步需要一個執(zhí)行器來完成。這若干個步驟組成一個隊列，對于每一個要生產(chǎn)的產(chǎn)品或者要處理的采樣數(shù)據(jù)，這些步驟都要按順序來執(zhí)行。當(dāng)執(zhí)行器1完成了步驟1后，它把產(chǎn)品或者采樣數(shù)據(jù)送到流水線中的執(zhí)行器2來進(jìn)行步驟2，此時執(zhí)行器1開始對下一個產(chǎn)品或者采樣數(shù)據(jù)執(zhí)行步驟1;這樣各個不同的處理步驟可以同時進(jìn)行，這在信號處理系統(tǒng)中，極大地提高了采樣處理的速率。

　　流水線結(jié)構(gòu)ADC的工作示意圖如圖1所示，在流水線ADC中，輸入信號經(jīng)過采樣之后，順序地沿著流水線移動，一步一步地進(jìn)行數(shù)字轉(zhuǎn)換，每一步轉(zhuǎn)換得到一定數(shù)量的數(shù)字輸出位，最高有效位最先得到，最低有效位最后得到。

圖1 流水線結(jié)構(gòu)ADC工作示意圖

　　它實(shí)質(zhì)上是一個多級幅值量化器，它的數(shù)字化過程由級聯(lián)的多個結(jié)構(gòu)相似的低精度模數(shù)轉(zhuǎn)換器完成。它的主要優(yōu)點(diǎn)在于：第一，流水線結(jié)構(gòu)中各級處于并行工作狀態(tài)，提高了轉(zhuǎn)換速率;第二，與全并行結(jié)構(gòu)ADC相比極大地節(jié)約了芯片面積并降低了功耗，例如一個N-bit的并行結(jié)構(gòu)的ADC，需2的N次方減1個比較器，若為10bit的全并行ADC，則需要高達(dá)1023個比較器，而以1.5bit每級的流水線結(jié)構(gòu)為例，僅需21個比較器，一種1.5bit每級的12bit高速pipeline ADC的結(jié)構(gòu)如圖2所示。

圖2 12bit高速流水線ADC原理圖

　　湘潭芯力特電子科技有限公司(簡稱芯力特公司)是一家專業(yè)從事混合信號集成電路設(shè)計的高科技企業(yè)，有專業(yè)的ADC設(shè)計團(tuán)隊，全面考慮各種非理想因素對ADC性能帶來的影響，可以為客戶定制性能優(yōu)異、多種類型的ADC。公司圍繞智慧電網(wǎng)等物聯(lián)網(wǎng)致力于相關(guān)芯片技術(shù)攻關(guān)，采用靈活的商務(wù)模式提供專門的人力、物力進(jìn)行技術(shù)服務(wù)與產(chǎn)品的定制設(shè)計，以滿足客戶的專用型需求，以一站式的服務(wù)達(dá)到客戶與自身雙贏的目的。

　　芯力特公司有非常優(yōu)秀的AD/DA設(shè)計能力，在硅片上成功研發(fā)過多種AD，DA芯片與IP：

1)高精度高速10bit 100MHz pipeline/12bit 60MHz pipeline的ADC，已經(jīng)在0.18um/0.13um CMOS工藝驗證;

2)高精度低速低功耗12bit 4MHz SAR ADC，已經(jīng)在0.18um CMOS工藝驗證;

3)高精度低速的sigma-delta ADC，從14-24bit，已經(jīng)在0.5um/0.35um/0.18um CMOS工藝驗證;

4)極高速的200MHz 6-8bit flash ADC，已經(jīng)在0.18um/0.13um CMOS工藝驗證;

5) 8/10/12bitDAC，已經(jīng)在0.35um/0.25um/0.18um/0.13umCMOS工藝驗證。

聯(lián)系方式：

聯(lián)系人：張文杰

電話：18502537108

Email：[email protected]

網(wǎng)址：www.volleyballsoftware.com

長按二維碼關(guān)注“芯力特”微信號